|
詳細情報 |
|||
| 入力: | 時計、LVCMOS | 出力: | CML、HCSL、LVCMOS、LVDS、LVPECL |
|---|---|---|---|
| 回路の数: | 2 | 入る比率-:出力: | 2:8 |
| 最高頻度-: | 800MHz | 電圧-供給: | 1.71V | 3.465V |
| ハイライト: | 800MHz LMK05318RGZT、800MHz 集積回路チップ、LMK05318RGZT 集積回路チップ,800MHz Integrated Circuit Chip,LMK05318RGZT Integrated Circuit Chip |
||
製品の説明
LMK05318RGZT IC 800MHz 2 48-VFQFN 露出パッド 超低ジッタ SNGL
LMK05318RGZTの特徴
1 つのデジタル位相ロック ループ (DPLL) と次のもの:
– 無瞬断スイッチング: ±50 ps の位相過渡現象
– ファストロックによるプログラム可能なループ帯域幅
– 標準に準拠した同期と
低コスト TCXO/OCXO を使用したホールドオーバー
• 2 つのアナログ位相ロック ループ (APLL)
業界をリードするジッター性能:
– 312.5 MHz で 50 fs RMS ジッター (APLL1)
– 155.52 MHz で 125 fs RMS ジッター (APLL2)
• 2 つの基準クロック入力
– 優先順位に基づいた入力選択
– 基準喪失時のデジタルホールドオーバー
• プログラマブルドライバーを備えた8つのクロック出力
– 最大 6 つの異なる出力周波数
– AC-LVDS、AC-CML、AC-LVPECL、HCSL、および
– 無瞬断スイッチング: ±50 ps の位相過渡現象
– ファストロックによるプログラム可能なループ帯域幅
– 標準に準拠した同期と
低コスト TCXO/OCXO を使用したホールドオーバー
• 2 つのアナログ位相ロック ループ (APLL)
業界をリードするジッター性能:
– 312.5 MHz で 50 fs RMS ジッター (APLL1)
– 155.52 MHz で 125 fs RMS ジッター (APLL2)
• 2 つの基準クロック入力
– 優先順位に基づいた入力選択
– 基準喪失時のデジタルホールドオーバー
• プログラマブルドライバーを備えた8つのクロック出力
– 最大 6 つの異なる出力周波数
– AC-LVDS、AC-CML、AC-LVPECL、HCSL、および
製品の属性LMK05318RGZTの
|
タイプ
|
説明
|
|---|---|
|
カテゴリー
|
集積回路 (IC)
クロック/タイミング
クロックジェネレータ、PLL、周波数シンセサイザ
|
|
製造元
|
テキサス・インスツルメンツ
|
|
シリーズ
|
-
|
|
製品の状態
|
アクティブ
|
|
タイプ
|
-
|
|
PLL
|
はい、バイパスあり
|
|
入力
|
クロック、LVCMOS
|
|
出力
|
CML、HCSL、LVCMOS、LVDS、LVPECL
|
|
回路数
|
2
|
|
比率 - 入力:出力
|
2:8
|
|
差動 - 入力:出力
|
はいはい
|
|
周波数 - 最大
|
800MHz
|
|
除算器/乗算器
|
はいはい
|
|
電圧 - 電源
|
1.71V～3.465V
|
|
動作温度
|
-40℃～85℃
|
|
取付タイプ
|
表面実装
|
|
パッケージ・ケース
|
48-VFQFN 露出パッド
|
|
サプライヤーデバイスパッケージ
|
48-VQFN (7x7)
|
|
基本製品番号
|
LMK05318
|
アプリケーションLMK05318RGZTの
• SyncE (G.8262)、SONET/SDH (Stratum 3/3E、
G.813、GR-1244、GR-253)、IEEE 1588 PTP スレーブ
クロック、または光トランスポート ネットワーク (G.709)
• 400G ラインカード、イーサネット用ファブリック カード
スイッチとルーター
• 無線基地局 (BTS)、無線バックホール
• 試験および測定、医用画像処理
• ジッター クリーニング、ワンダ減衰、および
56G/112G PAM-4 の基準クロック生成
PHY、ASIC、FPGA、SoC、およびプロセッサ
この製品の詳細を知りたい