DS31407GN2 表面実装 IC SONET/SDH SYNC CSBGA

•3つの入力クロック

• 差動またはCMOS/TTLフォーマット

• 2kHz～750MHzの任意の周波数

• 64B/66B および FEC スケーリング (64/66、237/255、238/255 など) またはその他のダウンスケーリング要件の分数スケーリング

• 継続的な入力クロック品質モニタリング

• 自動または手動のクロック選択

• 3 つの 2/4/8kHz フレーム同期入力

• 高性能 DPLL

• 入力喪失時のヒットレスリファレンススイッチング

• 自動または手動のフェーズビルドアウト

• すべての入力が失われた場合のホールドオーバー

• プログラム可能な帯域幅、0.5mHz ～ 400Hz

• 2 つのデジタル周波数シンセサイザー

• 最大77.76MHzまでの任意の2kHz倍数を生成

• DFS ごとのクロック位相調整

• 高性能出力 APLL

• 750MHzまでの出力周波数

• FEC および 64B/66B (255/237、255/238、66/64 など) またはその他のスケーリング要件の高解像度分数スケーリング

• 1ps未満のRMS出力ジッター

• 2 つのグループに 4 つの出力クロック

• 1Hz 未満から 750MHz までのほぼすべての周波数

• 各グループは DFS クロック、APLL クロック、または任意の入力クロック (分周およびスケーリング) に従属します。

• それぞれに差動出力 (1 CML、1 LVDS/LVPECL) と個別の CMOS/TTL 出力があります。

• 出力あたり 32 ビット周波数分周器

• 2 つの同期パルス出力: 8kHz と 2kHz

• 一般的な機能

• Stratum 2/3E/3/4E/4、SMC、SEC/EEC、または SSU に適したラインカード IC またはタイミングカード IC

• 1Hz、2kHz、8kHz、NxDS1、

NxE1、DS2/J2、DS3、E3、2.5M、25M、125M、156.25M、および Nx19.44M 最大 622.08M

• 局部発振器周波数誤差の内部補償

• SPI™ プロセッサー インターフェイス

• 3.3VI/O で 1.8V 動作 (5V 耐性)