|
詳細情報 |
|||
| パッケージ: | 皿 | プロダクト状態: | 活動的 |
|---|---|---|---|
| プログラム可能なDigiキー: | 確認されない | PLL: | はい |
| 主な目的: | イーサネット、SONET/SDHの層、電気通信 | 入力: | CMOS、TTL |
| 出力: | CML、CMOS、LVDS、LVPECL、TTL | 回路の数: | 1 |
製品の説明
イーサネット、SONET/SDHの層、電気通信は時間を記録したり/頻度シンセサイザ、多重交換装置IC 750MHz 1の出力256-CSBGA （17x17）
DS31408GN2の指定
| タイプ | 記述 |
| 部門 | 集積回路（IC） |
| 時計/タイミング | |
| アプリケーション特有の時計/タイミング | |
| Mfr | マイクロチップ・テクノロジー |
| シリーズ | - |
| パッケージ | 皿 |
| プロダクト状態 | 活動的 |
| プログラム可能なDigiキー | 確認されない |
| PLL | はい |
| 主な目的 | イーサネット、SONET/SDHの層、電気通信 |
| 入力 | CMOS、TTL |
| 出力 | CML、CMOS、LVDS、LVPECL、TTL |
| 回路の数 | 1 |
| 入る比率-:出力 | 8:14 |
| 差動-入れられる:出力 | はい/はい |
| 最高頻度- | 750MHz |
| 電圧-供給 | 1.8V |
| 実用温度 | -40°C | 85°C |
| タイプの取付け | 表面の台紙 |
| パッケージ/場合 | 256-LBGA、CSBGA |
| 製造者装置パッケージ | 256-CSBGA （17x17） |
| 基礎プロダクト数 | DS31408 |
DS31408GN2の特徴
•8個の入れられた時計
•差動かCMOS/TTLのフォーマット
•2kHzからの750MHzへの頻度
•64B/66BおよびFECのスケーリング（例えば、64/66、237/255、238/255）またはDownscalingの他の条件のための僅かのスケーリング
•連続的な入れられた時計の質の監視
•2高性能DPLLs
•入力の損失のヒットレス参照の切換え
•自動か手動段階のBuild-Out
•すべての入力の損失の名残り
•プログラム可能な帯域幅、0.5mHzへの400Hz
•7つのデジタル頻度シンセサイザ
•それぞれはどちらかのDPLLにあくせく働くことができる
•77.76MHzまで2kHz倍数を作り出しなさい
•3出力APLLs
•750MHzへの出力頻度
•FECのための高リゾリューションの僅かのスケーリングおよび64B/66B （例えば、255/237、255/238、66/64）または他の計量の条件
•1ps RMSの出力ジッターよりより少し
•同時に作り出しなさい同じ参照（OTU2のSONET、255/237*622.08MHz、および156.25MHz for10GEのための例えば、622.08MHz）から3つの低ジッター率を
•7グループの14個の出力時計
•ほぼ頻度からの < 1Hz="" to="" 750MHz="">
•各グループはDFSの時計、APLLの時計、または入れられた時計にあくせく働く（分けられ、量られる）
•それぞれに差動出力（3 CML、4 LVDS/LVPECL）があり、CMOS/TTLの出力を分ける
•出力ごとの32ビット頻度ディバイダー
•IEEE 1588の時計の特徴
•2-8ns時間決断および2-32ns頻度決断のソフトウェアによって可動
•4nsはタイムスタンプの正確さおよび出力端の配置の正確さを入れた
•大型システムのすべての1588の装置を合わせるプログラム可能な時計およびタイム直線入力/出力
•1588のOCを、紀元前に、そしてTCの建築支える
•概要の特徴
•適したライン・カードICか層2/3E/3/4E/4、SMC、SEC/EEC、またはSSUのためのタイミング カードIC
•750MHzまで1Hzからほぼ頻度を受け入れ、作り出す
•ローカル オシレータの周波数エラーのための内部補償
•SPI™プロセッサ インターフェイス
•3.3V入力/出力との1.8V操作（耐久性がある5V）
DS31408GN2の適用
DS31408GN2の環境及び輸出分類
| 属性 | 記述 |
| RoHSの状態 | 迎合的なROHS3 |
| 湿気感受性のレベル（MSL） | 3 （168時間） |
| 範囲の状態 | 変化しないに達しなさい |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
