|
詳細情報 |
|||
| シリーズ: | Cyclone® | パッケージ: | 皿 |
|---|---|---|---|
| プロダクト状態: | 時代遅れ | プログラム可能なDigiキー: | 確認されない |
| 実験室/CLBsの数: | 291 | 論理素子/細胞の数: | 2910 |
| 総RAMビット: | 59904 | 入力/出力の数: | 104 |
製品の説明
EP1C3T144C8Nの一般目的はIC Fpga 104入力/出力144tqfpを中継で送る
Cyclone®のシステム内プログラム可能なゲート・アレー（FPGA） IC 104 59904 2910 144-LQFP
EP1C3T144C8Nの指定
| タイプ | 記述 |
| 部門 | 集積回路（IC） |
| 埋め込まれる | |
| FPGAs （システム内プログラム可能なゲート・アレー） | |
| Mfr | Intel |
| シリーズ | Cyclone® |
| パッケージ | 皿 |
| プロダクト状態 | 時代遅れ |
| プログラム可能なDigiキー | 確認されない |
| 実験室/CLBsの数 | 291 |
| 論理素子/細胞の数 | 2910 |
| 総RAMビット | 59904 |
| 入力/出力の数 | 104 |
| 電圧-供給 | 1.425V | 1.575V |
| タイプの取付け | 表面の台紙 |
| 実用温度 | 0°C | 85°C （TJ） |
| パッケージ/場合 | 144-LQFP |
| 製造者装置パッケージ | 144-TQFP （20x20） |
| 基礎プロダクト数 | EP1C3 |
EP1C3T144C8Nの特徴
■2,910への20,060 LEsは、表1-1を見る
■294,912 RAMビットまで（36,864バイト）
■低価格のシリアル設定装置を通して構成を支える
■LVTTL、LVCMOS、SSTL-2およびSSTL-3入力/出力の標準のためのサポート
■66 -および33 MHz、64のためのサポート-および32ビットPCIの標準
■高速（640 Mbps） LVDS入力/出力サポート
■低速（311 Mbps） LVDS入力/出力サポート
■311-Mbps RSDS入力/出力サポート
■装置ごとの2までPLLs時計の乗法および段階の転移を提供するため
■論理配列のブロック（実験室）の列ごとに利用できる6つの時計資源が付いている8つ全体的な時計ラインまで
■DDR SDRAM （133のMHz）、FCRAMおよび単一のデータ転送速度（SDR）を含む外的な記憶のためのサポート、SDRAM
■Altera® MegaCore®機能およびAltera Megafunctionsのパートナ プログラム（AMPPSM）のmegafunctionsを含む多数の知的財産（IP）の中心のためのサポート。
EP1C3T144C8Nの構造
■差動および片端接地入力/出力の標準
■3.3-V、64 -および32ビット、66 -および承諾33 MHzのPCIの
■共同テスト アクション・グループ（JTAG）境界スキャン テスト（BST）サポート
■出力ドライブ強さ制御
■構成の間の弱いプルアップの抵抗器
■たくさんレートの制御
■三国から成った緩衝
■バス把握回路部品
■ユーザー モードのプログラム可能なプルアップの抵抗器
■プログラム可能な入出力遅れ
■オープン下水管の出力
■DQおよびDQS入力/出力ピン
EP1C3T144C8Nの環境及び輸出分類
| 属性 | 記述 |
| 湿気感受性のレベル（MSL） | 3 （168時間） |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
この製品の詳細を知りたい