|
詳細情報 |
|||
| パッケージ: | 管 | プロダクト状態: | Digiキーで中断される |
|---|---|---|---|
| プログラム可能なDigiキー: | 確認される | タイプ: | PLLの頻度シンセサイザ |
| PLL: | はいバイパスと | 入力: | LVCMOSの水晶 |
| 出力: | LVCMOS | 回路の数: | 1 |
製品の説明
PLLの頻度シンセサイザIC 167MHz 1 20-TSSOP （0.173"、4.40mmの幅）
CDCE906PWG4の指定
| タイプ | 記述 |
| 部門 | 集積回路（IC） |
| 時計/タイミング | |
| クロック発振器、PLLsの頻度シンセサイザ | |
| Mfr | テキサス・インスツルメント |
| シリーズ | - |
| パッケージ | 管 |
| プロダクト状態 | Digiキーで中断される |
| プログラム可能なDigiキー | 確認される |
| タイプ | PLLの頻度シンセサイザ |
| PLL | はいバイパスと |
| 入力 | LVCMOSの水晶 |
| 出力 | LVCMOS |
| 回路の数 | 1 |
| 入る比率-:出力 | 1:06 |
| 差動-入れられる:出力 | Yes/No |
| 最高頻度- | 167MHz |
| ディバイダー/乗数 | はい/はい |
| 電圧-供給 | 3V | 3.6V |
| 実用温度 | 0°C | 70°C |
| タイプの取付け | 表面の台紙 |
| パッケージ/場合 | 20-TSSOP （0.173"、4.40mmの幅） |
| 製造者装置パッケージ | 20-TSSOP |
| 基礎プロダクト数 | CDCE906 |
CDCE906PWG4の特徴
•高性能の3:6 PLLはベース・クロックのシンセサイザ/乗数/ディバイダーを
•ユーザー プログラム可能なPLLの頻度
•高いプログラミングの電圧を適用する必要性なしでプログラムするEEPROM
•SMBusデータ インターフェイスによって容易な回路内プログラミング
•広いPLLのディバイダーの比率は0 PPM出力クロック エラーを可能にする
•精密なビデオ（27のMHzか54のMHz）および多数のサンプリング周波数からのオーディオ・システムの時計を発生させる（fs=16,22.05、24,32、44.1、48,96のkHz）
•クロックの入力は水晶かaSingle終えられたLVCMOSか差動入力信号を受け入れる
•167のMHzまで54 MHzAccepts LVCMOSまで8つのMHzからの水晶頻度か差動入れられた頻度を受け入れる
•ユーザー定義の制御信号のための2つのプログラマブル制御の入力[S0/S1、A0/A1]
•出力頻度の6 LVCMOSの出力167までのMHz
•LVCMOSの出力は補足信号のためにプログラムすることができる
•各出力のための7ビット後ディバイダーを含むプログラム可能な出力スイッチ・マトリクス[6x6]による自由で選択可能な出力頻度
•PLLのループ・フィルタの部品は統合した
•低い期間のジッター（タイプ60 ps）
•特徴は（SSC）のために時間を記録するスペクトラム拡散を
•システムEMIの低下
•非調整された頻度の段階への中間段階の同輩とのプログラム可能な中心広がりSSC調節（±0.1%、±0.25%、および±0.4%）
•プログラム可能な羽毛は広げたSSC調節（1%、1.5%、2%、および3%）を
•システムEMlを下げるためのプログラム可能な出力たくさんレートの制御（SRC）
•3.3-V装置電源
•商業温度較差0°Cへの70C
•EasyPLLの設計およびプログラミングのための開発およびプログラミングのキット（親Clockmチタニウム）
•20 Pin TSSOPで包まれる
CDCE906PWG4の適用
CDCE906PWG4の環境及び輸出分類
| 属性 | 記述 |
| RoHSの状態 | 迎合的なROHS3 |
| 湿気感受性のレベル（MSL） | 1 （無制限） |
| 範囲の状態 | 変化しないに達しなさい |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
